ASIC是專用集成電路（Application Specific Integrated Circuit），也就是說如果我們?yōu)樘囟☉?yīng)用設(shè)計(jì)集成電路，則稱為ASIC。但是，存儲器、微處理器等不稱為ASIC。

以下描述ASIC的類型：

1. Full-Custom ASIC（全定制）：對于這種類型的ASIC，設(shè)計(jì)的每個(gè)部分都是從頭開始的。設(shè)計(jì)師沒有使用預(yù)先做好門，并且手動完成芯片的布局。

2. Standard Cell ASIC（基于標(biāo)準(zhǔn)單元）：設(shè)計(jì)人員使用預(yù)先設(shè)計(jì)的邏輯單元，例如AND，NOR等。這些門稱為標(biāo)準(zhǔn)單元。Standard Cell ASIC的優(yōu)點(diǎn)是設(shè)計(jì)人員通過使用預(yù)先設(shè)計(jì)和測試的標(biāo)準(zhǔn)單元庫，節(jié)省時(shí)間，金錢，同時(shí)也降低風(fēng)險(xiǎn)。

每個(gè)標(biāo)準(zhǔn)單元是使用全定制的設(shè)計(jì)方法，可以單獨(dú)優(yōu)化。

在設(shè)計(jì)芯片時(shí)，需要考慮以下目標(biāo)：

1.速度（Speed）

2.面積（Area）

3.功耗（Power）

4.上市時(shí)間（Time to Market）

要設(shè)計(jì)ASIC，需要對CMOS工藝有一個(gè)很好的理解。接下來將介紹CMOS工藝：

1.1 CMOS工藝

在目前的十年中，設(shè)計(jì)的芯片是由CMOS工藝制成的。CMOS是互補(bǔ)金屬氧化物半導(dǎo)體（Complementary Metal Oxide  Semiconductor）。它是由NMOS和PMOS組成的。 為了更好地理解CMOS，我們首先需要了解MOSFET晶體管。

1.2 MOS晶體管

MOSFET代表金屬氧化物半導(dǎo)體場效應(yīng)晶體管（Metal Oxide Semiconductor field effect transistor）。 MOS晶體管是電壓受控器件，是大規(guī)模集成電路設(shè)計(jì)中的基本單元。

下面是MOS晶體管的相關(guān)理論圖示。

CMOS工藝由NMOS和CMOS晶體管組成，用來構(gòu)成高密度復(fù)雜的大規(guī)模集成電路，用于信號處理。 CMOS工藝具有低功耗，高工作時(shí)鐘頻率以及易于實(shí)現(xiàn)等特性。在數(shù)字IC中，可以將MOSFET晶體管視為簡單的開關(guān)。

CMOS反相器只需要一個(gè)PMOS和一個(gè)NMOS晶體管。NMOS晶體管的輸入為接地開關(guān)。輸入邏輯為“1”時(shí)，導(dǎo)通，輸出負(fù)載電容放電，輸出驅(qū)動為邏輯“0”。 PMOS晶體管的輸入為電源開關(guān)。輸入邏輯為“0”時(shí)，導(dǎo)通，輸出負(fù)載電容充電，輸出驅(qū)動為邏輯“1”。

邏輯門的輸出負(fù)載電容包括：本征電容和外部電容（走線、扇出）。

PMOS晶體管的電荷載流子是“空穴”，NMOS的電荷載流子是電子。 由于電子的遷移率是“空穴”的兩倍，導(dǎo)致輸出上升和下降時(shí)間不同。 為了使它們相同，PMOS的W / L約為NMOS晶體管的兩倍。 這樣，PMOS和NMOS才能有相同的“驅(qū)動強(qiáng)度”（drive strength）。 在標(biāo)準(zhǔn)單元庫中，晶體管的長度“L”始終是恒定的。 寬度“W”值必須根據(jù)每個(gè)門的不同驅(qū)動強(qiáng)度更改。

1.3 CMOS集成電路的功耗

CMOS集成電路的功耗主要來源是：

1.動態(tài)開關(guān)功耗：由于電路負(fù)載電容的充放電

->給定頻率f，功耗為：負(fù)載電容* Vdd * Vdd * f

2.短路功耗

3.泄露功耗

1.4 CMOS傳輸門

PMOS和NMOS晶體管并聯(lián)連接形成傳輸門。 傳輸門將輸入值傳輸?shù)捷敵龆恕?/p>

時(shí)序器件

在CMOS中，存儲邏輯值的元件（通過具有反饋回路）被稱為時(shí)序器件。 時(shí)序器件的最簡單示例是兩個(gè)反相器背靠背連接。 有兩種類型的基本時(shí)序器件，它們是：

1、鎖存器（Latch）：當(dāng)兩個(gè)反相器背靠背連接，并且連接到一個(gè)具有控制輸入的傳輸門輸出時(shí)，形成鎖存器。 當(dāng)控制輸入是邏輯“1”時(shí)，傳輸門導(dǎo)通，傳遞輸入'D'給輸出。 當(dāng)控制輸入是邏輯“0”時(shí)，傳輸門關(guān)閉，輸出保持。

2、觸發(fā)器（Flip-Flop）：觸發(fā)器由兩個(gè)串聯(lián)的鎖存器構(gòu)成。第一個(gè)鎖存器稱為主鎖存器（Master latch），第二個(gè)鎖存器稱為從鎖存器（slave latch）。在這種情況下，傳輸門的輸入稱為時(shí)鐘（clock）。反相時(shí)鐘被送到從鎖存器的傳輸門輸入。

當(dāng)時(shí)鐘輸入為高電平時(shí)，主鎖存器的傳輸門導(dǎo)通，輸入“D”被連接的2個(gè)反相。另外，由于時(shí)鐘反相， 從鎖存器的傳輸門是關(guān)閉的，輸出Q保持先前的值。

當(dāng)時(shí)鐘輸入為低電平時(shí)，觸發(fā)器的從鎖存器的傳輸門導(dǎo)通并且輸出Q更新為主鎖存器存儲值。此時(shí)，輸出Q與主鎖存器輸入的變化無關(guān)。

由于觸發(fā)器中的主鎖存器鎖存的數(shù)據(jù)發(fā)生在時(shí)鐘的上升沿，這種類型的觸發(fā)器稱為正邊沿觸發(fā)器。如果鎖存發(fā)生在時(shí)鐘的負(fù)邊沿，則觸發(fā)器被稱為負(fù)邊沿觸發(fā)器。