本篇內(nèi)容主要講解“l(fā)inux vcs指的是什么”，感興趣的朋友不妨來(lái)看看。本文介紹的方法操作簡(jiǎn)單快捷，實(shí)用性強(qiáng)。下面就讓小編來(lái)帶大家學(xué)習(xí)“l(fā)inux vcs指的是什么”吧!
創(chuàng)新互聯(lián)為企業(yè)級(jí)客戶(hù)提高一站式互聯(lián)網(wǎng)+設(shè)計(jì)服務(wù)，主要包括網(wǎng)站制作、成都網(wǎng)站建設(shè)、app開(kāi)發(fā)定制、微信小程序開(kāi)發(fā)、宣傳片制作、LOGO設(shè)計(jì)等，幫助客戶(hù)快速提升營(yíng)銷(xiāo)能力和企業(yè)形象，創(chuàng)新互聯(lián)各部門(mén)都有經(jīng)驗(yàn)豐富的經(jīng)驗(yàn)，可以確保每一個(gè)作品的質(zhì)量和創(chuàng)作周期，同時(shí)每年都有很多新員工加入，為我們帶來(lái)大量新的創(chuàng)意。
linux vcs是編譯型verilog仿真器，是一種用來(lái)進(jìn)行仿真看波形的工具；其類(lèi)似于windows下面的modelsim以及questasim等工具，以及quartus、vivado仿真的操作。
VCS是在linux下面用來(lái)進(jìn)行仿真看波形的工具，類(lèi)似于windows下面的modelsim以及questasim等工具，以及quartus、vivado仿真的操作。
vcs的常見(jiàn)指令后綴
| 指令 | 含義 |
|---|---|
-l readme.log | 用于將編譯產(chǎn)生的信息放在log文件內(nèi) |
+v2k | 是使VCS兼容verilog 2001以前的標(biāo)準(zhǔn) |
-debug_all | 用于產(chǎn)生debug所需的文件 |
-f verilog_file.f | 可將.f文件里的源碼全部編譯 |
-R | 編譯后立即運(yùn)行，即編譯完成后立即執(zhí)行 ./simv |
-Mupdate | 源文件有修改時(shí)，只重新編譯有改動(dòng)的**.v**文件，節(jié)約編譯時(shí)間。 |
-sverilog | 打開(kāi)對(duì)Systemverilog的支持，編譯Systemverilog文件時(shí)使用。 |
-timescale=1ns/1ns | 設(shè)置仿真精度 |
-o simv_file | 編譯默認(rèn)產(chǎn)生的可執(zhí)行文件為simv，可以使用 -o更改可執(zhí)行文件名。如果這里修改執(zhí)行仿真時(shí)候就不是使用simv而是對(duì)應(yīng)的o名字了。 |
simv的常見(jiàn)指令
| 指令 | 含義 |
|---|---|
./simv -l run.log | 執(zhí)行的日志文件保存 |
./simv -gui | 以圖形化界面打開(kāi) |
采用的是全加器的官方教程，首先介紹不使用腳本的執(zhí)行過(guò)程。
（1）先執(zhí)行vcs加入對(duì)應(yīng)的full_adder文件
重慶分公司
重慶分公司
vcs -sverilog -debug_all -timescale=1ns/1ps full_adder.v full_adder_tb.v -l com.log
這里先寫(xiě)full_adder.v是因?yàn)?strong>tb文件需要調(diào)用它，所以把被調(diào)用的文件先寫(xiě)出來(lái)，這條語(yǔ)句會(huì)生成simv文件（如果使用了-o simv_file會(huì)生成對(duì)應(yīng)的文件名字）。
（2）可以用./simv文件執(zhí)行波形的界面，也可以采用下面指令以后臺(tái)方式打開(kāi)一個(gè)界面。
dve &或者
./simv -l run.log -gui
（3）如果以./simv執(zhí)行會(huì)直接看到波形文件，如果使用dve & 需要自行加入simv文件來(lái)查看波形，選中simulator->Setup,加入生成的simv文件。
在下方run all，如果沒(méi)有給時(shí)間刻度這里會(huì)報(bào)錯(cuò)。沒(méi)有報(bào)錯(cuò)，則說(shuō)明我們的功能是完全正確無(wú)誤的。右鍵加入波形文件，按f鍵顯示波形。
（4）如下的四個(gè)按鍵作用
第一個(gè)： 追蹤誰(shuí)驅(qū)動(dòng)該信號(hào) ctrl+d
第二個(gè)： 追蹤信號(hào)的值變換 ctrl+shift+d
第三個(gè)： 追蹤未知態(tài)
第四個(gè)： 追蹤用于驅(qū)動(dòng)誰(shuí)
vcs的腳本寫(xiě)法可以幫助快遞進(jìn)行仿真得到波形文件。
其中.PHONY可以指定對(duì)應(yīng)哪些關(guān)鍵詞進(jìn)行make操作。
.PHONY:vcs sim dve clean
OUTPUT = adder
VCS = vcs -sverilog +v2k -timescale=1ns/1ns \
-debug_all \
-o ${OUTPUT} \
-l compile.log \SIM = ./${OUTPUT} -l run.log
vcs: ${VCS} -f verilog_file.f
sim: ${SIM}dve:
dve -vpd vcdplus.vpd & clean: rm -rf *.log csrc simv* *.key *.vpd DVEfiles coverage *.vdb
這樣 make vcs執(zhí)行vcs語(yǔ)句，make sim執(zhí)行simv語(yǔ)句，make dve打開(kāi)波形文件，make clean清除一些冗余文件。
其中，verilog_file.f是文件的列表，可以采用下面語(yǔ)句生成，這樣將所有以v結(jié)尾的文件名寫(xiě)到目標(biāo)文件中。
find -name ".*v" > file.list到此，相信大家對(duì)“l(fā)inux vcs指的是什么”有了更深的了解，不妨來(lái)實(shí)際操作一番吧！這里是創(chuàng)新互聯(lián)網(wǎng)站，更多相關(guān)內(nèi)容可以進(jìn)入相關(guān)頻道進(jìn)行查詢(xún)，關(guān)注我們，繼續(xù)學(xué)習(xí)！
