本篇文章為大家展示了怎樣利用Quartus時序仿真，內(nèi)容簡明扼要并且容易理解，絕對能使你眼前一亮，通過這篇文章的詳細介紹希望你能有所收獲。
成都創(chuàng)新互聯(lián)主要從事網(wǎng)站設(shè)計制作、成都做網(wǎng)站、網(wǎng)頁設(shè)計、企業(yè)做網(wǎng)站、公司建網(wǎng)站等業(yè)務(wù)。立足成都服務(wù)竹溪,十余年網(wǎng)站建設(shè)經(jīng)驗,價格優(yōu)惠、服務(wù)專業(yè),歡迎來電咨詢建站服務(wù):18980820575
完成了功能仿真，接下來我們就來看看時序仿真是如何操作的，我們還是回到 Quartus II 軟 件界面中，在 Quartus II 軟件界面中，首先，我們需要全編譯一下我們的工程，這時我們打開工程下的 Simulation/modelsim 文件夾，如圖
在該頁面中我們可以看到很多文件，有我們功能仿真生成的文件，還有我們時序仿真要用到的.vo 文件(網(wǎng)表文件)和.sdo 文件（時延文件），有了這些文件，我們才能進行時序仿真。（如果打開并沒有找到.vo和.sdo文件，那么你需要重新創(chuàng)建工程，在選擇EDA工具時，選擇ModelsimAltera，Verilog，創(chuàng)建完成后重新編譯工程）。接下來我們就可以回到 Quartus II 軟件界面中，我們在菜單欄中找到【Tools】→【Run Simulation Tool】→【Gate Level Simulation】按鈕并點擊，出現(xiàn)如圖這里我們可以看到有三種模式，我們使用默認的即可，點擊【Run】，則會出現(xiàn)如圖這時，大家在來看一看 LED1 和 CLK_50M 這兩個信號我們很清楚的可以看到它們并不是同時發(fā)送變化，它們之間是有延遲的。至此，我們完成了時序仿真。上述內(nèi)容就是怎樣利用Quartus時序仿真，你們學(xué)到知識或技能了嗎？如果還想學(xué)到更多技能或者豐富自己的知識儲備，歡迎關(guān)注創(chuàng)新互聯(lián)行業(yè)資訊頻道。
新聞標題：怎樣利用Quartus時序仿真
文章地址：
http://weahome.cn/article/jdjosc.html
重慶分公司
重慶分公司
