這篇文章主要講解了“set_false_path與set_clock_groups怎么使用”，文中的講解內(nèi)容簡單清晰，易于學(xué)習(xí)與理解，下面請大家跟著小編的思路慢慢深入，一起來研究和學(xué)習(xí)“set_false_path與set_clock_groups怎么使用”吧！

創(chuàng)新互聯(lián)建站是一家集網(wǎng)站建設(shè),常寧企業(yè)網(wǎng)站建設(shè),常寧品牌網(wǎng)站建設(shè),網(wǎng)站定制,常寧網(wǎng)站建設(shè)報價,網(wǎng)絡(luò)營銷,網(wǎng)絡(luò)優(yōu)化,常寧網(wǎng)站推廣為一體的創(chuàng)新建站企業(yè)，幫助傳統(tǒng)企業(yè)提升企業(yè)形象加強企業(yè)競爭力。可充分滿足這一群體相比中小企業(yè)更為豐富、高端、多元的互聯(lián)網(wǎng)需求。同時我們時刻保持專業(yè)、時尚、前沿，時刻以成就客戶成長自我，堅持不斷學(xué)習(xí)、思考、沉淀、凈化自己，讓我們?yōu)楦嗟钠髽I(yè)打造出實用型網(wǎng)站。

本文從數(shù)字IC設(shè)計后端說明為什么異步電路的話，一定要用set_clock_groups，同步電路的話，再用命令set_false_path. 兩者對于crossstalk的計算方法不同。

1.為什么異步時鐘不要設(shè)false path

對于初學(xué)者，常常認(rèn)為異步電路應(yīng)該設(shè)false path。甚至很多老手也是這么認(rèn)為的。
其實針對于異步電路，是有專門的sdc的命令來完成這項任務(wù)的。

set_clock_groups -asynchronous

從作用上來看，似乎和false path的效果是一樣的。那么為什么還有這么個命令呢。

設(shè)想一下，有兩個clock， clka和clkb，屬于異步關(guān)系，應(yīng)該怎么設(shè)置呢？

用clock group的方法：

set_clock_groups -asynchronous -group clka -group clkb 【命令1】

用false path的方法：

set_false_path -from [get_clock clka] -to [get_clock clkb]   【命令2】set_false_path -from [get_clock clkb] -to [get_clock clka]

比較下來，似乎clock group的方法更為直觀一些, 但是差別也不大。
那么設(shè)計這個異步命令的真正原因是什么？它和false path的作用的根本區(qū)別是什么？

在set_false_path的manual里面，有這么一句話解釋了兩者的真正區(qū)別

總結(jié)下來就是，異步電路的話，一定要用set_clock_groups，同步電路的話，再用命令set_false_path. 兩者對于crossstalk的計算方法不同。

筆者就曾經(jīng)在項目中遇到過這個問題，本來應(yīng)該設(shè)異步的情況下，設(shè)置了false path。由于是在timing clean之后發(fā)現(xiàn)的這個問題，那么修改之后就很容易比較兩者之間的差別。
結(jié)果就是改為set_clock_groups的設(shè)置之后，timing變差了很多，有些path甚至有幾百ps之多。

如果感興趣的話，可以用自己的design做個實驗，可能有驚喜。

2.那么manual里說的的crosstalk分析究竟有什么差別呢？

基本概念：

如圖，在crosstalk分析中，當(dāng)信號A和信號B跳變發(fā)生于同一時刻，那么信號B會因為信號A的影響，產(chǎn)生一個delta delay。而如果信號A的跳變過早或者過晚，那么對于信號B的delay就沒有影響。

那么兩條net哪個時aggressor，哪個時victim呢？這取決于我們在分析哪個net。由于我們分析的是信號A對信號B的影響，所以這里的信號A就是aggressor，信號B就是victim。反之亦然。通常實際設(shè)計中的對于一個victim，aggressor不止一條，同樣，對于一個aggressor，也會有多個victim。

當(dāng)進行on-chip-variation mode 分析的時候。每一個aggressor和victim的跳變，都會有個最早到達時間和最晚到達時間。這個最早和最晚到達時間中間的window，就稱為timing window。只有當(dāng)aggressor和victim的timing window有重疊時，delta delay才會產(chǎn)生，也就是說，aggressor才會對victim產(chǎn)生影響。

如果設(shè)set_false_path，工具會繼續(xù)按照同步關(guān)系計算timing window。

而我們知道，對于aggressor和victim屬于兩個具有異步關(guān)系的clock的情況，aggressor的跳變可能發(fā)生于victim整個時鐘周期的任何時刻。而不只是在按照同步clock計算出來的timing windlow中。

而按照同步關(guān)系來計算的話，aggressor對victim的timing window之外的跳變的影響，工具就忽略了。這可能會導(dǎo)致嚴(yán)重的后果，輕則性能下降（setup），重則芯片fail（hold）。

感謝各位的閱讀，以上就是“set_false_path與set_clock_groups怎么使用”的內(nèi)容了，經(jīng)過本文的學(xué)習(xí)后，相信大家對set_false_path與set_clock_groups怎么使用這一問題有了更深刻的體會，具體使用情況還需要大家實踐驗證。這里是創(chuàng)新互聯(lián)，小編將為大家推送更多相關(guān)知識點的文章，歡迎關(guān)注！